PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-180481

(43)Dat of publication of application: 11.07.1997

(51)Int.CI.

G11C 16/06

(21)Application number: 08-331266

(71)Applicant: SAMSUNG ELECTRON CO LTD

(22)Date of filing:

11.12.1996

(72)Inventor: LEE SUNG-SOO

KIN CHINKI

(30)Priority

Priority number: 95 9548347

Priority date: 11.12.1995


Priority country: KR

(54) HIGH-VOLTAGE GENERATION METHOD IN NONVOLATILE SEMICONDUCTOR MEMORY, CIRCUIT FOR OPTIMIZATION OF HIGH-VOLTAGE LEVEL AND METHOD THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a high-voltage generation mehtod in which the time required for an erase operation and a programming operation is optimized and whose reliability and p rformance are enhanced by a method wherein the starting level of a high voltage is optimized in the erase operation and the programming operation.

SOLUTION: A trimming counter 202 and a trimming encoder 203 act as a loop number-of-times counting circuit, for output of a level control signal, in order to supply an erase voltage of a programming voltage so as to be increased from a starting level whenever in erase operation and a programming operation are repeated. The counter 202 receives a program loop pulse OSP for counting of the number of times of the programming operation. In addition, a trimming address register 201 is installed, and it receives an address which is applied via an address buffer 10. The register 201 comprises many fuse elements which can be blown, it outputs, to the loop number-of-times counting circuit, a trimming signal for change of the starting level so as to respond to the address in a test, it selects and blows the fuse elements on the basis of a test result, it fixes a triming signal, and it sets the optimum starting level of the erase time and the programming time.



LEGAL STATUS

[Date of request for examination]

05.08.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

精+取名+編糸の範囲)

(19)【発行国】日本国特許庁(JP)

(12)[公報種別]公開特許公報(A) (11)[公開番号]特開平9-180481 (33)[公開日]平成9年(1997)7月11日 (54)[発明の名称]不揮発性半導体メモリにおける高電圧発生方法と高電圧レベルの最適化回路 及び最適化方法

(51)【国際特許分類第6版】

G11C 16/06

E

Ġ 30 G11C 17/00

審查請求]未請求

[請求項の数]7 [出顯形態]0L [全頁数]14 (21)[出願番号]特顯平8-331266 (22)[出顧目]平成8年(1996)12月11日

(31)[優先権主視番号]1995P48347 (32)[優先日]1995年12月11日 (33)[優先権主張国]韓国(KR) (71)[出願人] [觀別番号]390019839

[氏名又は名称]三星電子株式会社 [住所又は居所]大韓民国京畿道水原市八達区梅灘洞416 (72][発明者]

【氏名】李 城秀 【住所又は居所】大韓民国ソウル特別市松坡区可樂洞479番地

(72)【発明者】

[氏名]金 鎖▲き▼

【住所又は居所】大韓民国ソウル特別市陽川区新等6河木洞アパート1329棟1302号

(东祖人)

猛 (氏名又は名称)高月

消去やプログラムにおける高電圧の開始レベルを最適化することを可能とし、消去やプロ グラム時間を最適化する。 [課題]

「解決手段」同じメモリゼルに対する消去又はプログラムが反復される度にその消去電圧又はプログラム電圧を所定の開始レベルから順次に上げていくためのレベル制御信号を出力するループ回数計数回路202、203と、レベル制御信号に応答し順次に電圧レベルを上げて消去電圧又はプログラム電圧を発生する高電圧発生回路22(30~70)と、アドレス人力によるトリミング信号を発生してループ回数計数回路のレベル制御信号の初期値を変更し且つヒューズ切断によりそのトリミング信号の状態を固定することが可能とされて高電圧発生回路22による消去電圧又はプログラム電圧の開始レベルをセッティングするセッティング回路201と、からなる高電圧レル 最適化回路を備える。

特許請求の範囲、

、いか、ファイン・ のアンログラム回路と、抜プログラム対象のメモリセルのプログラム成否を判断するためのプログラム検証回路と、を有する不揮発性半導体メモリにおいて、プログラムが反復される度にプログラム管圧を所定の開始レベルから順次に上げていくためのレベル制御信号を出力するループ回数計数回路と、このレベル制御信号に応答し順次に電圧レベルを上げてプログラム電圧を発生する高電圧発生回路と、アドレス入力によるトリミング信号を発生して前記ループ回数計数回路のレベル制御信号の初期値を変更し且つヒューズ切断によりそのトリミング信号の状態を固定することが可能とされて前記高電圧発生回路によるプログラム電圧の開始レベルをセッティングするセッティングを高電圧とれて前記高電圧発生回路によるプログラム電圧の開始レベルをセッティングするセッティングを発展と、からなる高電圧レベル最適化回路を備えたことを特徴とする不堪発性半導体メ フローティングゲート形の多数のメモリセルと、複数の選択メモリセルをプログラムす 【請水項1】

ル制御信号に広答し順次に電圧レベルを上げて消去電圧又はプログラム電圧を発生する高電圧発生回路と、アドレス入力によるトリミング信号を発生して前記ループ回数計数回路のレベル制御信号の初期値を変更し且つヒューズ切断によりそのトリミング信号の状態を固定することが可能とされて前記高電圧発生回路による消去電圧又はプログラム電圧の開始レベルをセッティングするセッティング回路と、からなる高電圧レベル最適化回路を備えたことを特徴とする不揮発性半導体 【請求項2】電気的消去可能でプログラム可能な不揮発性半導体メモリにおいて、同じメモリセルに対する消去又はプログラムが反復される度にその消去電圧又はプログラム電圧を所定の開始レベルから順次に上げていくためのレベル制御信号を出力するルーブ回数計数回路と、このレベ

「請求項3」高電圧発生回路は、高電圧を発生するためのチャージポンプと、レベル制御信号に あじて変化する分圧比により前記チャージポンプの出力電圧を分圧して出力するレベル検出器 と、このレベル検出器の出力電圧と定電圧とを比較して比較信号を発生する比較器と、その比較 信号に広答して前記チャージポンプを活性化させる高電圧制御器と、から構成される請求項1又 は請求項2記載の不揮発性半導体メモリ。 【請求項4】ルーブ回数計製回路は、トリミング信号に応じる4ステージの2進カウンタからなるドリ ミガカカンタと、このトリミングカウンタの出力をデコードしてレベル制御信号を発生するトリミン グデコーダと、から構成される請求項3記載の不獲発性半導体メモリ。 【請求項5】セッティング回路は、モード開始前のセットアップ期間でヒューズによる論理信号又は アドレスを選択的に伝送してプリトリミング信号を出力する第1ブロックと、前記セットアップ期間で ラッチ信号を発生する第2ブロックと、このラッチ信号に応じて前記第1ブロックのプリトリミング信号を出力する第3ブロックと、から構成される請求項4日。 をディーグと、前記セットアップ期間でヒューズにはる協理信号とは アドレスを選択的に伝送してプリトリミング信号を出力する第1ブロックと、前記セットアップ期間で ラッチ信号を発生する第2ブロックと、このラッチ信号に応じて前記第1ブロックのプリトリミング信号をファナルリミング信号を出力する第3ブロックと、から構成される請求項3又は請求項4記載

の不揮発性半導体メモリ。 【請求項6】消去又はプログラムの不完全なメモリセルがある場合に消去又はプログラムを反復 するようにした不揮発性半導体メモリの消去又はプログラム用の高電圧発生方法において、印加 する高電圧の開始レベルを可変としてテストにより予め調整し、消去又はプログラム時にはその 調整後の開始レベルから高電圧を印加し反復の度に電圧を上げていくようにしたことを特徴とす

の経過に伴い多数の段階にセットされて発生される高電圧のその多数の段階のうちの1つをドリミング信号の組合せにより選択し、そして、該選択した段階の高電圧で消去又はプログラム動作を実施した所要時間を所定の時間と比較して長くなる場合には前記多数の段階のうちの他の段階を選択することにより、消去又はプログラム電圧の開始レベルを決定する高電圧の最適化方法。 る高電圧発生方法。 【請求項7】 不撣発性半導体メモリの消去又はプログラム用高電圧の最適化方法であって、時間

ペーペッペ

存無な説明

...

、発明の群舗な説明、

発明の属する技術分野】本発明は、EEPROMに代表される書換え可能な不揮発性半導体メモ 0001

、従来の技術】NAND形のセル構造を有するEEPROMのメモリセルアレイは、 行と列のマトリック ス状に配列された多数のNANDセルユニットを有している。図15の等価回路図にそのメモリセル アフィの一部分をデ

れた第1週折トランジスタ1202、ソーズが共通ソースラインCSLに技術された第2週折トランジスタ1212、を有し、これら第1週折トランジスタ120のソースと第2週折トランジスタ121のドレインとの間に、メモリセルトランジスタM1~M8のドレイン・ソース通路(チャネル)が直列接続されている。1列に配置された第1週折トランジスタ120のゲート、メモリセルM1~M8の各制御ゲート、及 [0003]NANDセノレュニットNU1~NUmのそれぞれは、ドレインが対応ピットラインBLに接続さ び第2選択トランジスタ121のゲートは、第1選択ラインSL1、ワードラインWL1~WL8、第2選 択ラインSL2にそれぞれ接続されている。

[0004]第1選択トランジスタ120及び第2選択トランジスタ121、そしてメモリセルM1~M8は、半導体基板の主義面部に形成したP形ウェル内に構成される。即ち、各NANDセルュニットにおける第1選択トランジスタ120のソース及びメモリセルM1のドレインの共通領域、メモリセルM1~M8のソース・ドレイン共通領域、第2選択トランジスタ121のドレイン及びメモリセルM1~M8のソース・ドレイン共通領域、第2選択トランジスタ121のドレイン及びメモリセルM8のソースの共通領域は、P形ウェル内に形成される。メモリセルM1~M8の各テャネル上にはトンネル酸化膜を通じてポリシ・リコンのフローティングゲートが形成され、このフローティングゲート上に中間誘電膜を通じてポリシリコン又は高融点金属のシリサイドで形成された制御ゲートが形成される。。

【0005】第1選択トランジスタ120のP形ウェル内のドレイン領域は、高融点金属シリサイド又は金属で形成されたビットラインBLとそれぞれ接続され、第2選択トランジスタ121のP形ウェル内に形成されたソース領域は、高融点金属シリサイド又は金属で形成された共通ソースラインCSL

[0007]消去が終わると今度は、ワードラインを選択してこれに接続された多数のメモリセルのプログラム、即ちデータ"0"の書込が実施される。プログラムでは、選択ワードラインに例えば18Vほどのプログラム電圧が印加され、データ"0"書込対象のメモリセルのソース及びドレインに例えば接地レベルの基準電圧が印加される。すると、プログラム対象のメモリセルのフローティングゲートにトンネル酸化膜を通じて電子が注入され、当該メモリセルは、エンハンスメントモードのトラン ジスタに変更される。

チャネル寸法等、メモリセルのサイズも小さくなっている。このために、製造工程においてそのゲート酸化膜、中間誘電膜やチャネルサイズなどの均一性を保障し難くなっており、これに応じてメモリセルのしきい値電圧もパラツキやすくなっている。もし、プログラム対象のメモリセル中の1つでも所望のしきい値電圧に遠していなければエラーデータとなるので、これを防止するために、高集積化に伴って消去やプログラムの成否を判断する検証技術が提案されている。以上の消去、プログ [0008]このような消去やプログラム後には通常、消去或いはプログラムセルが所定のしきい値 電圧になったかどうか成否を調べる検証が行われる。 [0009]最近のEEPROMの大容量化に伴って、ゲート酸化膜や中間誘電膜の幅と厚さ、そして

「発明が解決しようとする課題】上記のような消去及びプログラムを実行する不揮発性半導体メモリにおいて、消去やプログラムのモード遂行に要する時間は、これらモードで必要な高電圧を発生させるための内部高電圧発生器による高電圧レベルとメモリセルのトンネル酸化膜の厚さによる

化し、消去やプログラムにかかる時間の最適化を可能とすることにある。また同時に、工程条件の 変化による消去やプログラム時間の変化を最小化させられるような不揮発性半導体メモリを提供 0011]従って、本発明の目的は、メモリセルの消去やプログラムに必要な高電圧レベルを最適 15°

0012]

[0016]本実施形態の不揮発性メモリには、一1.8Vほどのしきい値電圧を有するデブレッションモードのNチャネルMOSトランジスタ(D形トランジスタとする)、0.7Vほどのしきい値電圧を有するエンハンスメントモードのNチャネルMOSトランジスタ(N形トランジスタとする)、-0.9VほどのるエンハンスメントモードのNチャネルMOSトランジスタ(N形トランジスタとする)、-0.9Vほどの 、きい値電圧を有するエンハンスメントモードのPチャネルMOSトランジスタ(P形トランジスタとす (発明の実施の形態]以下、本発明の実施形態につき添付図面を参照して詳細に説明する。

(0017)図1に高電圧フベル最適化回路のプロック図を示す。図示のトリミングカウンタ(trimming counter)202及びドリミングデコーダ203は、消去又はプログラム動作が反復される度に消去電

http://www6.ipdl.jpa.go.jp/Tokujitu/tjitement.ipdl

圧又はプログラム電圧を開始レベルから次第に高めて供給するためのレベル制御信号を出力するループ回数計数回路として働く。トリミングカウンタ202は、プログラムの回数をカウントするためにプログラムループパルスOSPを本メモリ装置のプログラム検証回路から受信する。また、トリ

[0020]図4Bは、ラッチ信号のichpgmを発生する第2プロックを示すもので、3入力NANDゲート NAND1、セットアップ信号Shvrstを反転するするインパータ11、NANDゲートNAND2から構成される。

[0021]図5は、図4A及び図4Bのブロックにより提供される信号からトリミング信号TRDpgmO~TRDpgm2を生成するレジスタ500, 501, 502からなる第3ブロックを示している。これら3つのレジスタの構成は同じで、インパータ510、NORゲート511、ラッチ形態の2つのNORゲート512, 513、このラッチ出力を反転するインパータ514から構成される。
[0022]図6は、ドリミングカウンタ202の回路を示している。図中上部は1つの2進単位カウンタの詳細構成を、図中下部はその2進単位カウンタからなる各ステージの接続関係を示す。1つの単位カウンタの構成は、ループパルスOSPを反転するインパータ11、このインパータ11の出力及 びルーブパルスOSPIこ従う伝送ゲートPT1~PT4、各信号Sapgm、TRDpgmi(i=0~2)、TR Dloadを演算するNANDゲートNA1~NA4、インパータI2から構成され、カウント信号RVpgmi(i=0~3)及びその相補信号パーRVpgmiを生成する。本実施形態では、このような単位カウンタが図中下部に示すカウンタステージ600~603のように4ステージの総列接続にされて構成され 【0023】図7は、トノミングデューダ203の回路にある。 多数のフペル態御信号1KMpgm1~1K Mpgm7を発生するNORゲーFNOR1~NOR7、レベル制御信号TRMpgm8を発生するインパータ11, I2及びラッチ形態のNORゲーFNOR1, NOR2から構成されている。このデコーダ203

ヤージボンブ信号のPpgmとその相補信号バーのPpgmに応答してプログラム電圧Vpgmを発生

する。このチャージポンプ3014、電源供給電圧Vocよりも高電圧のプログラム電圧Vpgmを発生するための通常のチャージポンプ方式の回路である。即ち、ノード1にVoc-Vthの初期電圧を提 供するためのN形トランジスタ17と、ノード1と出力ノード2との間にチャネルを直列接続した多数のN形トランジスタ11~16と、このN形トランジスタ11~16のゲートに各々接続されたMOSキャ パンタ3~8と、から構成される。N形トランジスタ11~16はゲート及びドフインを接続したダイオ

入力され、偶数番のMOSキャバシタ4、6、8の電極にその相補信号パーのPpgmが入力される。 出力ノード2と電源供給電圧Vccとの間にD形トランジスタDTが依続されており、このD形トランジスタDTのゲートにプログラム制御信号パーPGMが入力されている。このD形トランジスタDTは、プログラム終了後に出力ノード2のプログラム電圧Vpgmを電源供給電圧Vccへ放電する役割を ード形である。そして、奇数番のMOSキャパシタ3, 5, 7の電極にチャージポンプ信号oPpgmが

[0026]プログラム中にプログラム電圧Vpgmを順次増加させるためのレベル検出器40は、出力ノード2に接続してある。即ち、接地レベルの基準電圧Vssと出力ノード2との間にN形トランジスタ31のチャネルと抵抗R1~R8, Rd, Ruが直列接続されており、N形トランジスタ31のゲートがインパータ32を通じてプログラム制御信号パーPGMにより制御されることで動作する。そして、直列の抵抗R8~R1に対し並列にしてN形トランジスタ33~39のチャネルが直列接続されている。このN形トランジスタ33~39のゲートにいん、制御信号TRMpgm1~TRMpgm8がそれぞ れ提供され、これに応じてナンすることによりNをトランジスタ33~39が抵抗R1~RBの順次バイパス手段となる。

「10027」図8に示した比較器60は、プログラム動作中に接続ノードN2の電圧Vdと定電圧Vprefとを比較する。この比較器60は、基準電圧Vssと共通ノード46との間にチャネルが接続されたN部トランジスタ66が、インパータ67を通じたプログラム制御信号パーPGMに応じることで動作する。電源供給電圧Vccと共通ノード46との間には、P形トランジスタ69及びN形トランジスタ64の直列接続と、P形トランジスタ68及びN形トランジスタ62の直列接続と、P形トランジスタ68及びN形トランジスタ62の直列接続と、P形トランジスタ68及びN形トランジスタ62の直列接続と、P形トランジスタ68及びN形トランジスタ69のドレインへ接続してる。両P形トランジスタ64のゲートは共通接続してP形トランジスタ69のドレインへ接続してあり、N形トランジスタ64のゲートに電圧Vaが印刷を表示してN形トランジスタ62のゲートに電圧Vaが印刷を表示してN形トランジスタ62のゲートに電圧Vaが印刷を表示してNボトランジスタ62のゲートに電圧Vaが印刷を表示してNボトランジスタ62のゲートに電圧Vaが中間でもれる。従って、VdがVprefを上回ると論理「プロガンVaがVprefを下回ると論理」「出力、VdがVprefを下回ると論理「プロガンAがVprefを下回ると論理」「出力

0033]このプログラム時にプログラム電圧は、やり直しの度にステップ310でΔVずつ段階的に

http://www6.ipdl.jpo.go.jp/Tokujitu/tjitement.ipdl

"H"、"L"、"H"になる。この状態で、自動プログラムコマンド信号Sapgmがプログラムループ期間T33で論理"H"に遷移すれば図6の信号TRDloadがエネーブルされ、これにより、2進カウンタのカウント信号RVpgm3はそれぞれ、図13の波形のように論理"H"、"L"、"H"、40.7 「になる。従って、図2のトリミングデコーダ203のレベル制御信号中TRMpgm5だけが議理"H"に活性化される。このときに出力されるプログラム電圧Vpgmは、図8において[(R6+R7+R8+Rd+R4) + R6Vに設定される。 (0042) 即ち、108をプログラム電圧の開始レベルとしてセッティングに、ルーブ回数増加ごとに <math>(0042) 即ち、108をプログラム電圧の開始レベルとしてセッティングに、ルーブ回数増加ごとに <math>(0.587) の名がプン段階的に上昇させることになる。この場合にプリトリミング信号PTRDpgm0~PTRDpgm2は、図12の波形のようにそれぞれ論理"L"、"H"、"L"で出力することになるので、切断すべき図4のヒューズは、信号PTRDpgm0の出力に関与したヒューズドである。つまり、このヒューズドを切断しておけば実際のプログラムでは、常に16Vから出稿するようにプログラム電圧の開

冶フベルが固定され、そしてΔ∨ずつ所定回数内で段階的に増加する。従って、プログラム時間が

最適化される。

[発明の効果]本発明によれば、消去やプログラムにおける高電圧の開始レベルを最適化することが可能となり、消去やプログラムにかかる時間を最適化でき、信頼性及び性能向上に貢献す (0043)

[0034] 目標とする最長プログラム時間を200μsであると仮定する。まず、ステップ201で、トリミングのためのアドレスが図1のアドレスパップマロトリミングアドレスレジスタ201~印加される。即ち、このアドレスは図4のアドレス入力端子に印加される。このステップ201は、図12~図14の期間111で行われる。このときに、もし、メモリチップのプログラム時間がテストの結果30のμsであったとすると、入力アドレスは、プログラム電圧を上向き調整するものとなる。このアドレス印加後、ステップ202で高電圧開始レベルセッティングコマンド"D5h"を提供することでステップ203の自動プログラムモードが実行される。このセッティング動作はセットアップ期間122で、自動プログラムモードは期間733で行われる。 原次増加する。本例では、このようなプログラム電圧の増加に際し、テストモードにおいて多様なレベルにプログラム電圧を変化させて最適の開始レベルを探し、これに応じたヒューズ切断で実際の動作モード時に最適の開始レベルから増加させてい、手法をとっている。これにより、最適の時間内にメモリセルプログラムが行われるようにしてある。これについて、ヒューズ切断前つまリプログラム電圧テストのフローチャートを示した図2を参照して説明する。

10038] 図10に、スープルのエン・アンファンファンファンコーローにの正にのアンフロの11にですプログライをデータの1200mの時間が変化すると仮定する。
10038] 図29 の11に示すプログラム時のセットアップ期間11に、図4で印加されるセットアップ信号Shrvstが簡理「Tから"H"に遷移し、テストセット信号中かsetは論理"L"を維持する。従って、ラッチ信号中に内容の2がそれぞれ、図200波形のように論理"H"、"H"、"L"になる。すると、トリミング信号TRDpgmO, TRDpgm2は子化・花れ、論理"L"、"L"、"H"になる。すると、トリミング信号TRDpgmO, TRDpgm2は子化・花れ、論理"L"、"L"、"H"に登移すると、図をのロード信号TRDpgmO, TRDpgm2はアイル・プ第1期間12で論理"H"に表移すると、図 6のロード信号TRDloadがエネーブルされ、これにより、2進カウンタのカウント信号RPVpgmO, R Vpgm1, RVpgm2, RVpgm3のそれぞれは、図10カンテンテラーダとの3の子れぞれは、図10次形のように論理"H"に活なる。従って、図7のトリミングデコーダと03のレベル制御信号中TRMpgm4だけが論理"H"に活なる。従って、図7のトリミングデコーダと03のレベル制御信号中TRMpgm4だけが論理"H"に活なる。よって、図7のトリミングデコーダと03のレベル制御信号中TRMpgm4だけが論理"H"に活なる。このときに出力されるプログラム電圧Vpgmは、図2において、[(R5+R6+R7+R8+R4) = 15.5いに設定される。 [0039]図10のルーブパルスのSPはルーブ回数が1回進む度に発生するので、この信号が遷

移した後の第2ループ期間17では、2進カウンタのカウント信号RVpgm0、RVpgm1, RVpgm 2、RVpgm3のそれぞれは、論理"H"、"L"、"H"、"L"になる。従って、図Zのトリミングデコーダ203のレベル制御信号中TRMpgm5だけが論理"H"に活性化される。このときの図8におけるプログラム電圧Vpgm1[【R6+R7+R8+Rd+Ru】×Vpref】/(R6+R7+R8+Rd)=16Vに設定される。即ち、ループ回数が1回増加する度に第2ループ期間13以降では0.5vずつ上向き調整される。このようにして、図9~図11に示すプログラム時のプログラム電圧は、図3のステップ310で説明したように段階的につ、5vずつ増加する。

を図12~図14により説明する。


[0041] 目標プログラム時間が得られるよう開始レベルを16Vにするため、図4のアドレスA2, A 3, A4, A5, A6をそれぞれ、論理"H"、"H"、"H"で判断T11において印加する。これ により、図4のプリトリミング信号PTRDpgm0~PTRDpgm2はそれぞれ、図12の波形のように "H"、"L"になる。そして、テストセット信号physetが論理"H"となるセットアップ期間T2 2になるとラッチ信号φlchpgmが発生され、トリミング信号TRDpgm0~TRD2はそれぞれ、論理


図の記形


- [図面の簡単な説明]
 [図1]本発明による高電圧レベル最適化回路を示すブロック図。
 [図2]開始レベル最適化テスト過程を説明するフローチャート。
 [図3]プログラム過程を説明するフローチャート。
 [図3]プログラム過程を説明するフローチャート。
 [図3]プログラム過程を説明するフローチャート。
 [図4]図1中のトリミングアドレスレジスタを示す回路図。
 [図5]図1中のトリミングプローグを示す回路図。
 [図5]図1中のトリミングプローグを示す回路図。
 [図5]図1中のトリミングプローグを示す回路図。
 [図5]図1中のトリミングプローグを示す回路図。
 [図6]図1中のトリミングプローグを示す回路図。
 [図7]図1中のトリミングプローグを示す回路図。
 [図8]本発明による高電圧レベル最適化回路のプログラム時の動作タイミングを説明する信号波形図。
 [図10]図12に続く信号波形図。
 [図13]図12に続く信号波形図。
 [図13]図12に続く信号波形図。
 [図15]NAND形のセル構造とたEEPROMのメモリセルアレイの一部分を示す等価回路図。
 [図14]図12に続く信号波形図。
 [図15]NAND形のセル構造とたEEPROMのメモリセルアレイの一部分を示す等価回路図。
 [図15]NAND形のセル構造とたEEPROMのメモリセルアレイの一部分を示す等価回路図。
 [数15]NAND形のセル構造とたEEPROMのメモリセルアレイの一部分を示す等価回路の・にかに対してディン・ファールが出出


- 60 比較器 70 高電圧制御器

- 201 トリミングアドフスフジスタ(セッナイング回路) 202 トリミングセケンタ(フープ回数軒数回路) 203 トリミングデコーダ(フープ回数軒数回路)


















【図3】







【図15】








 ${\mathcal B}$








【図8】

http://www6.ipdl.jpo.go.jp/Tokujitu/tjitemcnt.ipdl

【図10】







【図13】

